## PATENT ABSTRACTS OF JAPAN

(11)Publication number :

2000-348490

(43)Date of publication of application: 15.12.2000

(51)Int.Cl.

G11C 11/413 G06F 12/00 G11C 11/41

(21)Application number : 2000~122364 (22)Date of filing:

21.01.1994

(71)Applicant: HITACHI LTD


(72)Inventor: TAKEDA HIROSHI

#### (54) MEMORY DEVICE

#### (57) Abstract:

PROBLEM TO BE SOLVED: To provide a memory device which generates the timing of a data transfer according to its own characteristic.

SOLUTION: This memory device 1 performs an internal operation following an access request in synchronization with the oscillation output of a built-in self-excited oscillation circuit 102 with respect to requests (200, 201, 202) from a CPU 2, and it outputs to the CPU a response request 103 with respect to the access requests. The CPU performs the access requests with respect to the memory device, it receives the response request 103 from the memory device which performs the access requests, and it fetches data from the outside or outputs data to the outside according to the kind of an access request in synchronization with the response request. A data interface between the memory device and the CPU is realized by mutually equal access requests and by response requests with respect to the access requests. A data transfer is realized with respect to the access requests. easily in the limit time of characteristics of the memory device and the CPU.



#### LEGAL STATUS

[Date of request for examination]

18.04.2000

Date of sending the examiner's decision of relection

Kind of final disposal of application other than the examiner's decision of rejection or application

converted registration] [Date of final disposal for application]

[Patent number]

3328638

[Date of registration]

12.07.2002

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

#### (18) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特計出願公開發号 特開2000-348490 (P2000-348490A)

(43)公開日 平成12年12月16日 (2000, 12, 15)

(51) Int.Cl.*		識別記号	F I	ğ-γ:1-}*(参考)
G11C	11/413		G11C 11/34	J
G06F	12/00	564	G06F 12/00	564A
G 1 1 C	11/41		G 1 1 C 11/34	301D

#### 審査請求 有 請求項の数20 OL (全 18 頁)

(21)出曆番号	特爾2000-122364(P2000-122364)	(71)出額人	000005108
(62)分割の表示	特願平6-21969の分割		株式会社日立製作所
(22) 出順日	平成6年1月21日(1994.1.21)		東京都千代田区神田駿河台四丁目 6 番地
		(72)発明者	武田 樽
			東京都小平市上水本町五丁目20番1号 株
			式会社日立製作所半導体グループ内
		(74)代理人	100089071
			<b>弁理士 玉村 静</b> 傲

### (54) [発明の名称] メモリ装置

#### (57)【要約】

[目的] 自らの特性にしたがってデータ転送のタイミ ングを発生するメモリ装置を提供する。

【構成】 メモリ装置 14、 CPU 2かちのアクセス要求 (200,201,202) に対して自ら角積する自 助発振高期 10 2の発掘出力に同期して当該アクセス要求に従った内部動作を行うと其に、その内部動作に同期して上記CP Uに上記アクセス要求を行うたメモリ装置なる。CPUは、メモリ装置な対する。CPUは、メモリ装置ながといったメモリ装置からの高差要求。10 3を受け、これに開加して当家アクセス要求を行うと対に、アクセス要求を行うたメモリ装置とないに関いで当家アクセス要求の援加に応じ外部からデータを取り込み又は外部にデータを出力する。メモリ装置とCPUの相互用のデータインタフェースは相互は対象なアクセス要とれて対する応答要求によって実現され、メモリ装置及びCPUまなの特性の限界時間でのデータ施送が容易に実現され、メモリ装置及びCPUまなの特性の限界時間でのデータ施送が容易に実現される。

